- Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
-
暫無記錄
AFDX終端控制器,以下簡稱OBT-AFDX。OBT-AFDX終端是根據(jù)ARINC664第7部分關(guān)于AFDX終端的協(xié)議規(guī)范設(shè)計(jì)完成的。AFDX網(wǎng)絡(luò)采用全雙工訪問,網(wǎng)絡(luò)中通信節(jié)點(diǎn)是預(yù)先配置的,不能隨機(jī)動態(tài)增加或刪除。
產(chǎn)品描述 |
AFDX是在IEEE802.3以太網(wǎng)標(biāo)準(zhǔn)框架之內(nèi),強(qiáng)化了網(wǎng)絡(luò)通信的實(shí)時性和確定性,用于航空應(yīng)用的物理連接方式。AFDX 網(wǎng)絡(luò)體系結(jié)構(gòu)主要由航空電子子系統(tǒng)、端系統(tǒng)和AFDX 互連模塊3個部分組成。
端系統(tǒng)是AFDX網(wǎng)絡(luò)的重要組成部分,它嵌入在航空電子子系統(tǒng)中,將航空電子子系統(tǒng)與AFDX網(wǎng)絡(luò)連接起來,實(shí)現(xiàn)航空電子子系統(tǒng)與AFDX網(wǎng)絡(luò)發(fā)送和接收消息的目的,保證了航空電子子系統(tǒng)與AFDX網(wǎng)絡(luò)上的其它子系統(tǒng)安全、可靠地進(jìn)行數(shù)據(jù)交換。
基于虛擬鏈路、帶寬分配間隙和抖動等概念為每個鏈路安排了固定的傳輸帶寬和最大傳輸時延,從源頭上避免數(shù)據(jù)傳輸過程沖突的產(chǎn)生,從而使AFDX網(wǎng)絡(luò)具有了實(shí)時性和確定性的特性。同時,通過采用雙冗余網(wǎng)絡(luò),確保了AFDX通訊的可靠性。
產(chǎn)品特性 |
主要特征:
? 支持ARINC664規(guī)范;
? 提供2個10/100M的RJ45形式的端口,支持2個端口獨(dú)立使用或2個端口互為冗余;
? 軟件實(shí)現(xiàn)傳輸層(UPD)、網(wǎng)絡(luò)層(IP)協(xié)議,硬件實(shí)現(xiàn)鏈路層(Virtual Link)及物理層(PHY)層協(xié)議 ;
? 高性能的AMBA總線與主機(jī)間的數(shù)據(jù)傳輸;
? 支持采樣(Sampling)和列隊(duì)(Queuing)端口;
? 支持發(fā)送和接收各128條虛擬鏈路(VL);
OBT-AFDX終端主要實(shí)現(xiàn)以下功能:
? 配置管理:負(fù)責(zé)對各個終端的各條虛鏈路進(jìn)行參數(shù)配置,配置內(nèi)容包括終端系統(tǒng)的網(wǎng)絡(luò)ID、設(shè)備ID,還包括虛鏈路中的帶寬分配間隙、最大幀長、冗
余管理、端口類型、狀態(tài)等配置參數(shù)。
? 信息封裝:對應(yīng)用層信息進(jìn)行UDP、IP和MAC的封裝,封裝的首部內(nèi)容根據(jù)虛鏈路的配置參數(shù)確定。
? 流量整形:為了保證每個VL的帶寬分配間隙,調(diào)整器對每個虛擬鏈路的數(shù)據(jù)幀在發(fā)送前按照BAG進(jìn)行了流量調(diào)整。
? 虛擬鏈路調(diào)度:當(dāng)發(fā)送ES具有多路VL時,調(diào)度器多路復(fù)用來自調(diào)整器的不同的數(shù)據(jù)幀,防止數(shù)據(jù)幀發(fā)送的沖突。
? 完整性檢查:為了保證每條虛鏈路上信息傳送的可靠性,接收終端必須進(jìn)行完整性檢查,在AFDX終端主要依靠對順序號的檢查來實(shí)現(xiàn)。
? 冗余管理:AFDX網(wǎng)絡(luò)為了能夠保證信息安全發(fā)送,防止信息傳輸過程中的丟失,采用了兩個獨(dú)立的冗余網(wǎng)絡(luò)進(jìn)行傳輸。
圖 2?1 OBT-AFDX功能結(jié)構(gòu)框圖
資源利用情況
Altera Cyclone III: LE: 43,275 Memory bits: 1,927,936 |
Xilinx Virtex5: Slices: 12,497 LUTs: 38,806 Memory bits: 1,927,936 Flip-Flops: 22,325 |
產(chǎn)品列表 |
# |
產(chǎn)品型號 |
產(chǎn)品描述 |
備注 |
1 |
OBTIP-AFDX-T-F |
ASIC版本固核(ASIC網(wǎng)表) |
/ |
2 |
OBTIP-AFDX-T-V |
FPGA版本固核(FPGA網(wǎng)表) |
/ |
3 |
OBTIP-AFDX-T-S |
軟核(RTL源碼) |
/ |